来源：科技日报

韩国蔚山国立科学技术研究院科学家攻克了高速通信和计算技术领域的一个关键难题，研发出一种新型半导体电路，能生成高质量时钟信号。这种电路噪声和功耗极低，有望为未来的芯片稳定计时。相关成果发表于最近的《IEEE固态电路杂志》。

时钟信号，是现代半导体芯片运行的基础。它使数十亿个微型设备同步，确保数据有序无缝流转和处理。然而，随着5G、6G、人工智能和高速互联等技术的飞速发展，对更快数据速率的需求与日俱增，对时钟信号质量和稳定性的要求也日益严苛。一旦出现参考杂散（一种常见的杂散信号）等噪声，便如交响乐中的杂音，会破坏系统的精准与稳定。

面对这一挑战，团队研制出一款注入锁定时钟乘法器（ILCM）电路，巧妙抑制了“参考杂散”这一顽疾。传统ILCM设计虽能减少抖动（快速的定时波动），却难以根除参考杂散噪声，系统整体的精准度因此降低。

测试结果显示，采用基于环形压控振荡器的简化结构，新时钟电路在2.1吉赫兹频率下，创造了迄今最低的参考杂散纪录，抖动仅为280.9飞秒，使其在超高速应用领域极具潜力。

这款电路采用28纳米互补金属氧化物半导体工艺制造，面积仅0.0444平方毫米，功耗低至12.28毫瓦，可谓方寸之间，大有可为。它既小巧又节能，尤其适合手机、物联网传感器和下一代通信模块等空间有限、电池供电的设备。

这项创新并未以增加电路复杂性或功耗为代价。团队巧妙集成频率跟踪回路与定时校准方法，动态优化注入时序，有效减少了导致参考杂散的噪声源，从源头削减了参考杂散。