【太平洋科技快讯】5月25日，华为董事、半导体业务部总裁何庭波在2026国际电路与系统研讨会上正式发布“韬(τ)定律”(关于韬定律具体信息可查看此前太平洋科技的报道内容：)。

图片来源：新华社

何庭波透露，2019年华为已内部成立数万人规模的“莫邪”工作小组 ，历经七年攻坚，基于韬定律已完成381款芯片的设计与量产。该定律跳出传统制程维度，从时间维度优化计算效率，通过逻辑折叠重构信息路径，实现性能与密度的跨越式提升。

何庭波表示，韬定律开辟了后摩尔时代全新路径，未来5–10年华为将持续沿此方向推进，保持技术加速度。

5月26日，北京大学集成电路学院宣布，面向韬定律逻辑折叠需求研发的“真3D”EDA工具原型取得关键突破。该工具支持完整三维空间协同优化，支持跨die逻辑自由分配与联合热优化，可覆盖千万级实例设计。

与传统的die-to-die堆叠不同，逻辑折叠并非将粗粒度的模块拆分到多块芯粒进行堆叠，而是在设计阶段就把同一模块内部的逻辑细化到标准单元级，采用标准单元级垂直分布与微米/亚微米级face-to-face混合键合在垂直方向直接打通关键路径，可大幅缩短互连路径、提升系统效率。

这一设计范式对EDA工具提出了新的要求。与传统“赝3D”相比，北大“真3D”EDA实现：线长平均缩减约30%；WNS改善约6%，TNS改善约12%；峰值温度降低3%以上。目前工具已完成工业级设计验证，后续将扩展至多die堆叠与异构集成场景，补齐3D芯片设计关键环节。